교수/연구 | Faculty/Research

연구실소개

설계자동화연구실

설계자동화연구실

Design Automation Lab.

지도교수 : 최기영 교수

연구분야 : 컴퓨터 및 VLSI 시스템

연구실 소개 자료 :



  • 연구실소개 및 연구분야
  • 설계 자동화 연구실의 주 연구 내용은 SoC (System-on-Chip) 설계, 하드웨어/소프트웨어 통합 설계, 저전력 설계, 컴퓨터 구조 등과 이에 관련된 설계 방법론입니다. 컴퓨터에서의 메모리 계층구조, NoC (Network-on-Chip), many-core 구조, 새로운 메모리를 이용한 시스템 설계 등에 대한 연구와 함께 stochastic computing, neural computing, reconfigurable computing, autonomic computing 등 새로운 computing paradigm에 대한 연구를 하고 있습니다.
  • 최근 관심분야 및 주요 연구과제
  • ● 최근 관심분야
    - Reconfigurable Computing: Reconfigurable processing element의 배열을 이용하여 run-time에 하드웨어 구성을 바꾸어 가면서 필요한 일을 효율적으로 수행하는 구조에 대한 연구를 합니다.
    - NoC: 수십 개에서 수백 개의 프로세서 core를 하나의 칩에 집적할 경우 가장 문제가 되는 것이 그들 사이의 연결입니다. 높은 확장성을 갖고 있어서 많은 core를 연결해도 효율적인 통신이 가능한 방법으로 가장 유력하게 받아들여지고 있는 NoC에 대한 연구를 합니다.
    - Processor Architecture: STT-RAM과 같은 차세대 메모리를 이용한 저전력 프로세서 구조, 메모리 쪽에 계산기능을 둠으로써 보다 효율적인 데이터 처리를 가능하게 하는 Processing-in-Memory 등에 대해 연구합니다.
    - 사람의 신경망을 모방하는 컴퓨터 구조, 확률적인 방법으로 계산을 수행하는 컴퓨터, 스스로 효율성을 찾아가면서 계산하는 컴퓨터 등에 대한 연구도 합니다.

    ● 주요 연구과제
    - 삼성전자, Many-SC 시스템 구조 및 소프트웨어 플랫폼 연구
    - 삼성전자, General-Purpose Deep Neural Network Based on Stochastic Computing
    - IBM, Open Accelerator Platform with Power Architecture
  • 최근 주요 논문/특허
  • [1] J. Ahn, S. Hong, S. Yoo, O. Mutlu, and K. Choi, "A scalable processing-in-memory accelerator for parallel graph processing," International Symposium on Computer Architecture, June 2015.
    [2] J. Ahn, S. Yoo, O. Mutlu, and K. Choi, "PIM-enabled instructions: A low-overhead, locality-aware processing-in-memory architecture," International Symposium on Computer Architecture, June 2015.
    [3] J. Lee, J. Ahn, K. Choi, and K. Kang, "THOR: orchestrated thermal management of cores and networks in 3D many-core architectures," Asia and South Pacific Design Automation Conference, .Jan. 2015.
    [4] K. Han, G. Lee, and K. Choi, "Software-level approaches for tolerating transient faults in a coarse-grained reconfigurable architecture," IEEE Transactions on Dependable and Secure Computing, Jul. 2014.
    [5] J. Ahn and K. Choi, "LASIC: loop-aware sleepy instruction caches based on STT-RAM technology," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, May 2014.
    [6] J. Lee, S. Seo, J.K. Paek, and K. Choi, "Configurable range memory for effective data reuse on programmable accelerators," ACM Transactions on Design Automation of Electronic Systems, Mar. 2014.
    [7] S. Lee and K. Choi, "Critical-path-aware high-level synthesis with distributed controller for fast timing closure," ACM Transactions on Design Automation of Electronic Systems, Mar. 2014.
    [8] M. Jo, D. Lee, K. Han, and K. Choi, "Design of a coarse-grained reconfigurable architecture with floating-point support and comparative study," Integration, the VLSI Journal, Mar. 2014.

TOP