교수/연구 | Faculty/Research

연구실소개

멀티미디어 시스템연구실

멀티미디어 시스템연구실

Multimedia Systems Lab.

지도교수 : 성원용 교수

연구분야 : 컴퓨터 및 VLSI 시스템

연구실 소개 자료 :



  • 연구실소개 및 연구분야
  • 본 연구실은 디지털 신호처리 알고리즘을 실시간으로 동작하는 (병렬처리) 소프트웨어 또는 하드웨어 (VLSI)로 구현하는 연구를 수행한다. 음성인식과 낸드플래시 메모리 에러정정에 응용을 하고 있다.

    ▶ 연구 분야
    - 대용량 음성인식기의 병렬처리 구현
    - 낸드플래시 메모리의 에러정정 방법연구 및 에러정정 칩 구현
    - 휴대형 멀티미디어 시스템 설계
    - 병렬처리 알고리즘 및 시스템 연구
  • 최근 관심분야 및 주요 연구과제
  • ▶ 최근 관심분야
    - 멀티코어 컴퓨터 시스템을 위한 영상 및 디지털 신호처리 알고리즘의 병렬화 및 GPU구현
    - 대용량 연속어 음성 인식을 위한 저전력 SoC (System-on-a-Chip) 설계 및 GPU이용 병렬 구현
    - MLC (Multi-Level Cell) 낸드 플래시 메모리용 에러정정 알고리즘과 에러정정 회로 (VLSI) 개발
    - 멀티미디어 플레이어의 내장형 시스템 최적화 방법에 관한 연구

    ▶ 주요 연구과제
    - 교과부(학술진흥재단): 멀티레벨셀 낸드 플래시 메모리 에러정정 방법의 연구
    - 교과부(학술진흥재단): 멀티코어 시스템용 영상 및 디지털 신호처리 알고리즘의 최적 병렬화 연구
    - 하이닉스: 멀티레벨셀 낸드 플래시용 고성능 에러정정 방법연구
    - 삼성전자: 내장형 프로세서를 위한 OpenMAX 기반의 멀티미디어 디코더의 구현
  • 최근 주요 논문/특허
  • [1] Junho Cho and Wonyong Sung, "Adaptive Threshold Technique for Bit-Flipping Decoding of Low-Density Parity-Check Codes,” IEEE Communications Letters, vol. 14, no. 9, Sep. 2010.
    [2] K. You, J. Chong, Y. Yi, E. Gonina, C. Hughes, Y.-K. Chen, W. Sung, and K. Keutzer, "Parallel scalability in speech recognition," IEEE Signal Processing Magazine, Nov. 2009.
    [3] Y. Choi, K. You, J. Choi, and W. Sung, "A real-time FPGA-based 20,000-word speech recognizer with optimized DRAM access," IEEE Transactions on Circuits and Systems I: Regular Paper, August 2010.
    [4] H. Chang, J. Cho, and W. Sung, "Compiler-based performance evaluation of an SIMD processor with a multi-bank memory unit," Journal of Signal Processing Systems, vol.56, no.2-3, pp.249-260, Sep. 2009.
    [5] J. Cho, and W. Sung, "Efficient software-based encoding and decoding of BCH codes," IEEE Transactions on Computers, vol.58, no.7, pp.878-889, July 2009.
    [6] H. Chang, and W. Sung, “Access pattern aware on-chip memory allocation for SIMD processors,” IEEE Transactions on CAD, Vol. 28, pp. 158-163, Jan. 2009.
    [7] J. Cho, and W. Sung, "Strength-reduced parallel Chien search architecture for strong BCH codes," IEEE Trans. Circuits and Systems.II: Express Briefs, vol. 55, no. 5, pp. 427-431, May 2008.
    [8] H. Choi, W. Liu, and W. Sung, "VLSI implementation of BCH error correction for multi-level cell NAND flash memory," IEEE Transactions on VLSI, accepted for publication, 2009.

TOP